Synopsys设计平台获得TSMC工艺认证，支持高性能7nm+工艺技术

全球第一大芯片自动化设计解决方案提供商及全球第一大芯片模块IP供应商、信息安全和软件质量的全球领导者Synopsys（NASDAQ：SNPS）近日宣告，Synopsys设计平台取得TSMC近期工艺证书，合乎TSMC最新版设计规则手册（DRM）规定的7－nmFinFETPlus先进设备工艺技术的涉及规范。目前，基于Synopsys设计平台已完成的数款测试芯片已顺利流片，多位客户也正在基于该平台展开产品设计研发。Synopsys设计平台在取得TSMC的此项证书后，将可以更为普遍地用作基于此工艺技术的芯片设计，还包括高性能、高密度计算出来和低功耗移动应用于。

该证书意味著TSMC极紫外光刻（EUV）工艺获得明显变革。与非EUV工艺节点比起，前者的晶片面积明显增加，但仍维持卓越的性能。以DesignCompilerGraphical综合工具和ICCompilerII布局布线工具为核心Synopsys设计平台性能明显强化，可充分利用TSMC的7－nmFinFETPlus工艺构建高性能设计。

DesignCompilerGraphical可以通过自动放入过孔支柱（via－pillar）结构，提升性能以及避免信号电迁入（EM）违规，并且可将信息传送给ICCompilerII展开更进一步优化。它还不会在逻辑综合时自动应用于非配置文件规则（NDR），并感官绕线层以优化设计、提升性能。这些优化（还包括ICCompilerII总线布线），将不会在整个布局布线流程中之后展开，以符合高速网络严苛的延后给定拒绝。

PrimeTime时序分析工具全面反对先进设备的波形传播（AWP）技术和参数化片上偏差（POCV）技术，并早已展开充份优化，可解决问题更加高性能和更加低电压场景中波形杂讯和非高斯分布偏差导致的影响。此外，PrimeTime感官物理信息的Sign－off拓展了对过孔支柱的反对。

Synopsys增强了设计平台功能，可以继续执行物理构建、宿主参数萃取、物理检验和时序分析，以反对TSMC的WoW技术。其中基于ICCompilerII的物理构建流程，全面反对晶圆填充设计，还包括最初的裸晶布局规划打算到凸块（bumps）布局分配，以及继续执行芯片布线。

物理检验由Synopsys的ICValidator工具继续执行DRC／LVS检查，由StarRC工具继续执行宿主参数萃取。TSMC设计基础架构营销事业部资深处处长SukLee回应：“与Synopsys的持续合作以及TSMC7－nmFinFETPlus工艺技术的早期客户合作，使我们可以获取差异化的平台解决方案，协助我们的联合客户更慢地将开创性新产品推向市场。Synopsys设计平台顺利通过证书，让我们联合客户的设计方案首次构建了基于EUV工艺技术的批量生产。”Synopsys设计事业群营销和业务研发副总裁MichaelJackson说道：“我们与TSMC就7－nmFinFETPlus量产工艺展开合作，使客户公司可以安心地开始运用高度差异化的Synopsys设计平台，设计日益可观的SoC和多裸晶填充芯片。

TSMC7－nmFinFETPlus工艺证书，让我们的客户可以享用到先进设备的EUV工艺所带给的功率和性能上的明显提高，以及面积更大程度的节省，同时减缓了其差异化产品的上市时间。

本文来源：皇冠信用网址-www.kasvisrkeidas.com